Ajou University repository

사이클 단위 메모리 수준 병렬성 분석을 위한 빠르고 정확한 방법
  • 봉하승
Citations

SCOPUS

0

Citation Export

Advisor
오영환
Affiliation
아주대학교 대학원
Department
일반대학원 전자공학과
Publication Year
2024-08
Publisher
The Graduate School, Ajou University
Keyword
Analytical modelMemory-Level ParallelismPerformance modeling and simulation
Description
학위논문(석사)--전자공학과,2024. 8
Abstract
현대 비순차 프로세서에서 메모리 병렬성을 극대화하는 것은 성능 개선에 효과적인 접근 방법이다. 메모리 수준 병렬성(Memory-Level Parallelism: MLP)은 워크로드의 메모리 병렬성 특성 분석을 위한 유용한 지침을 제공하지만, 평균 수치인 MLP는 메모리 요청의 폭발성을 파악하는데 한계가 있기 때문에 특정 사이클에서 MLP을 측정한 순간 메모리 수준 병렬성(Instantaneous MLP) 분석이 필수적이다. 순간 메모리 수준 병렬성을 측정하기 위해서는 사이클 단위 정보가 포함된 시뮬레이션을 사용해야 하지만, 느린 시뮬레이션 속도 때문에 다양한 워크로드를 분석하기에 제한적이다. 본 연구에서는 구간 분석 모델을 이용한 순간 메모리 수준 병렬성 계산 기법을 제안한다. 구간 분석 모델은 사이클 단위 정보를 얻을 수 없고, 높은 추상화로 인해 메모리 계층을 정확히 분석할 수 없다. 이를 개선하기 위해 구간 단위로 메모리 접근 명령어간 의존성을 분석하고 구간 정보를 보간하여 순간 메모리 수준 병렬성을 빠르고 정확하게 추정한다. 개선된 모델은 사이클이 정확한 시뮬레이션 대비 59.8% 속도 향상을 보였으면, 기존 모델 대비 3.8배 향상된 정확도를 보인다.
Language
kor
URI
https://aurora.ajou.ac.kr/handle/2018.oak/39122
Journal URL
https://dcoll.ajou.ac.kr/dcollection/common/orgView/000000034178
Show full item record

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Total Views & Downloads

File Download

  • There are no files associated with this item.