SCOPUS
0Citation Export
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 오영환 | - |
| dc.contributor.author | 봉하승 | - |
| dc.date.issued | 2024-08 | - |
| dc.identifier.other | 34178 | - |
| dc.identifier.uri | https://aurora.ajou.ac.kr/handle/2018.oak/39122 | - |
| dc.description | 학위논문(석사)--전자공학과,2024. 8 | - |
| dc.description.abstract | 현대 비순차 프로세서에서 메모리 병렬성을 극대화하는 것은 성능 개선에 효과적인 접근 방법이다. 메모리 수준 병렬성(Memory-Level Parallelism: MLP)은 워크로드의 메모리 병렬성 특성 분석을 위한 유용한 지침을 제공하지만, 평균 수치인 MLP는 메모리 요청의 폭발성을 파악하는데 한계가 있기 때문에 특정 사이클에서 MLP을 측정한 순간 메모리 수준 병렬성(Instantaneous MLP) 분석이 필수적이다. 순간 메모리 수준 병렬성을 측정하기 위해서는 사이클 단위 정보가 포함된 시뮬레이션을 사용해야 하지만, 느린 시뮬레이션 속도 때문에 다양한 워크로드를 분석하기에 제한적이다. 본 연구에서는 구간 분석 모델을 이용한 순간 메모리 수준 병렬성 계산 기법을 제안한다. 구간 분석 모델은 사이클 단위 정보를 얻을 수 없고, 높은 추상화로 인해 메모리 계층을 정확히 분석할 수 없다. 이를 개선하기 위해 구간 단위로 메모리 접근 명령어간 의존성을 분석하고 구간 정보를 보간하여 순간 메모리 수준 병렬성을 빠르고 정확하게 추정한다. 개선된 모델은 사이클이 정확한 시뮬레이션 대비 59.8% 속도 향상을 보였으면, 기존 모델 대비 3.8배 향상된 정확도를 보인다. | - |
| dc.description.tableofcontents | 1 서론 1_x000D_ <br>2 배경 3_x000D_ <br> 2.1 메모리 수준 병렬성 3_x000D_ <br> 2.1.1 배경 및 정의 3_x000D_ <br> 2.1.2 메모리 수준 병렬성 한계 3_x000D_ <br> 2.2 순간 메모리 수준 병렬성 5_x000D_ <br> 2.3 순간 메모리 수준 병렬성 측정 방법 5_x000D_ <br> 2.3.1 디테일한 사이클 수준 시뮬레이션 5_x000D_ <br> 2.3.2 분석적 모델 6_x000D_ <br> 2.3.3 제안: 분석적 모델 기반 순간 메모리 수준 병렬성 측정 방법 8_x000D_ <br>3 연구 내용 10_x000D_ <br> 3.1 분석적 모델 제약 사항 10_x000D_ <br> 3.2.1 낮은 사이클 정확도 10_x000D_ <br> 3.2.2 메모리 접근 정보 부족 13_x000D_ <br> 3.2 제안 방법 14_x000D_ <br> 3.2.1 분석적 모델 사이클 예측값 정확도 개선 방법 15_x000D_ <br> 3.2.2 분석적 모델 기반 순간 메모리 수준 병렬성 측정 방법 18_x000D_ <br>4 실험 20_x000D_ <br> 4.1 실험 환경 20_x000D_ <br> 4.2 실험 결과 및 분석 23_x000D_ <br> 4.2.1 모델 정확도 23_x000D_ <br> 4.2.2 순간 메모리 수준 병렬성 예측 25_x000D_ <br> 4.2.3 모델 속도 25_x000D_ <br>5 결론 26_x000D_ <br> 5.1 요약 26_x000D_ <br> 5.2 향후 연구 방향 26_x000D_ <br>참고 문헌 28_x000D_ | - |
| dc.language.iso | kor | - |
| dc.publisher | The Graduate School, Ajou University | - |
| dc.rights | 아주대학교 논문은 저작권에 의해 보호받습니다. | - |
| dc.title | 사이클 단위 메모리 수준 병렬성 분석을 위한 빠르고 정확한 방법 | - |
| dc.title.alternative | A Fast and Accurate Analytical Approach to Estimating Instantaneous Memory-Level Parallelism | - |
| dc.type | Thesis | - |
| dc.contributor.affiliation | 아주대학교 대학원 | - |
| dc.contributor.alternativeName | Bong Ha Seung | - |
| dc.contributor.department | 일반대학원 전자공학과 | - |
| dc.date.awarded | 2024-08 | - |
| dc.description.degree | Master | - |
| dc.identifier.url | https://dcoll.ajou.ac.kr/dcollection/common/orgView/000000034178 | - |
| dc.subject.keyword | Analytical model | - |
| dc.subject.keyword | Memory-Level Parallelism | - |
| dc.subject.keyword | Performance modeling and simulation | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.