현대의 DRAM 커패시터에서는 누설 전류를 줄이기 위해 ZrO2 계면에 Al2O3를 배치한 ZrO2-Al2O3-ZrO2 (ZAZ) 적층 구조를 활용하고 있다. 비정질의 Al2O3 층이 결정질의 ZrO2 층에서 발생되는 누설 전류를 감소시키는 반면, Al2O3 층의 상대적으로 낮은 유전율(k 값) 로 인해 전체 유전율이 감소되는 단점이 있다. 따라서, 누설 전류를 막아주면서도 최소한의 Al2O3를 사용하는 것이 중요하다. 이를 위해 Al2O3를 레이어 형태로 증착하는 대신, 누설 전류가 흐르는 경로로 알려진 결정립계(grain boundary; GB)에만 선택적으로 증착하여 누 설 전류는 기존 수준을 유지하면서도 전체 Al2O3 양을 감소시켜 유전율을 높이고자 했다. 본 연구에서는 결정질 ZrO2를 증착한 후 GB에만 흡착되는 억제제 A를 처리하고, 이 후 ZrO2의 Facet을 막아주는 억제제 B를 처리하여 선택적 원자층 증착 방식 (Area Selective Atomic Layer Deposition; AS-ALD)을 구현하고자 했다. 가장 먼저, Cyclopentadienyl Tris(dimethylamino) Zirconium (ZAC; ZrCp(NMe3)3) 을 억제제 B로 사용하여, 두 가지 Al 전구체인 triethylaluminium (TMA; Al(CH3)3)와 trimethylaluminum isopropoxide (DMAI; (CH3)2AlOCH(CH3)2)의 선택성 특성을 분석했 다. 이때, TMA 대비 DMAI에서 더 높은 선택성을 보였으며, 이러한 결과는 Density Functional Theory (DFT) 및 Monte Carlo (MC) 시뮬레이션으로 뒷받침되었다. 이후, 결정화된 ZrO2의 GB에만 흡착시키기 위한 억제제 A로 CF4 플라즈마, CF4 가스 및 SF6 가스로 실험을 진행했다. 이때, SF6 가스가 가장 표면에 흡착되는 것으로 X-ray Photoelectron Spectroscopy (XPS)를 통해 확인했으며, 실제로 GB에 붙었는지 확인하기 위해 Field Emission Scanning Electron Microscope (FE-SEM)의 Energy Dispersive Spectrometer (EDS) 분석을 통해 전체 F 이온 중 66%가 GB에 흡착되는 것을 확인했다. 이와 더불어, Al 전구체와 억제제 A의 반응, Al 전구체와 억제제 B의 반응, 억제제 A와 억 제제 B의 반응 여부는 모두 DFT를 통해 확인했다. 이러한 억제제 A와 B를 적용한 선택적 원자층 증착 방식을 통해 메탈-절연체-메탈 (MIM) 커패시터를 제작한 결과, 전체 Al의 양은 줄어들었으나, 누설 전류 밀도는 기존과 거 의 유사한 수준을 유지함을 확인했다. 더불어, Al 양의 감소로 인해 유전율이 향상되어 소 자의 전체 성능이 개선됨을 확인했다. 본 연구는 적절한 Al 전구체와 억제제를 선택하고 적용함으로써 ZrO2 GB에서 Al2O3 의 선택적 증착 가능성을 보여준다. 이 과정은 유전 특성을 향상시키면서 누설 전류를 유지 하여 차세대 전자 소자의 성능을 최적화하는 유망한 접근 방식을 제시한다. 또한, 동종 기 판에서 결정립 차이를 활용하여 AS-ALD 공정을 제어할 수 있는 가능성을 보여준다. 이는 전통적으로 이종 기판에서 사용되던 AS-ALD 공정을 기반으로 기판의 결정질에 따라 맞춤 형 공정을 구현할 수 있는 새로운 길을 열어, AS-ALD 기술의 적용 범위를 넓히고 차세대 전자 소자의 성능을 최적화하는 데 기여할 수 있다. _x000D_
<br>_x000D_
<br>주제어: Area-selective atomic layer deposition, dynamic random access memory, grain boundary, dielectric, leakage currents.
