시간 제약성을 가진 시스템 동작 모델링을 위한 타이밍 다이어그램 - 이홍석 (The Graduate School, Ajou University, 2011)
스테이트 플로우(Stateflow)는 임베디드 시스템의 명세를 그래픽으로 표현하는 방법론으로 산업계에서 널리 사용되고 있으며 Mathworks에서 제공하는 여러 강력한 도구들을 이용할 수 있다. 하지만 스테이트 플로우는 임베디드 시스템의 시간적 속성과 연속적인 행동의 속성을 기술하기에 직관적이지 않는다는 단점을 가지고 있다. 이 단점을 해결하기 위해서 타이밍 다이어그램(Timing diagram) 모델과 스테이트 플로우 모델을 통합하여 모델링하는 방법론인 StateflowTD를 제시하여 기존의 스테이트 플로우가 가진 문제를 타이밍 다이어그램 방법을 이용하여 기술하기 위한 방법을 제시한다. 통합 방법론이 필요한 이유는 타이밍 다이어그램의 표현력이 충분하지 못하여 시스템의 모든 행위를 표현할 수 없기 때문이다. StateflowTD방법론을 설명하기 위해, 본 논문에서는 타이밍 다이어그램의 문법과 그 의미에 대해 형식적으로 정의하였고, 타이밍 다이어그램으로 표현한 모델의 예를 제시했다. 그리고 타이밍 다이어그램을 스테이트 플로우로 변환하기 위한 방법을 형식적으로 정의하였으며, 타이밍 다이어그램 모델과 스테이트 플로우 모델을 합성하기 위한 과정을 수학적으로 기술하였고 이를 지원하는 도구인 STSAT(Synthesized Tool of Stateflow And Timing diagram)에 대해서 설명하였다. 그리고 StateflowTD방법론을 이용하여 모델링한 사례를 보임으로 기존의 스테이트 플로우 방법론으로 표현한 모델보다 더 직관적이고 이해하기 쉬움을 간접적으로 보였다. 그리고 타이밍 다이어그램 모델의 테스트 케이스 생성을 위해 타이밍 다이어그램의 MC/DC커버리지 범주를 정의하였으며, 타이밍 다이어그램의 MC/DC범주는 스테이트 플로우에서의 MC/DC와 일관성이 있도록 정의하였다. 또한 타이밍 다이어그램 모델을 테스트 하기 위해 스테이트 플로우 도메인에서 사용할 수 있는 도구인 SDV(Simulink Design Verifier)를 이용하여 테스트 케이스를 생성하는 방법을 제시했는데, 실험을 통해 그 방법이 유용한지의 여부를 평가하였다. 실험 결과 SDV를 수행하는데 걸리는 시간이 테스트 케이스의 목표의 개수에 상관없이 편차를 보이는 문제가 있었지만 MC/DC에 대해 매우 높은 커버리지를 달성하여, 본 논문에서 접근한 방법이 효과적임을 확인하였다. 이 논문에서 제시한 StateflowTD방법론은 기존의 스테이트 플로우가 가진 단점들을 본 논문에서 제시한 타이밍 다이어그램을 통해서 해결하였으며 또한 기존의 스테이트 플로우가 가진 여러 가지 강력한 기능들을 그대로 사용할 수 있다는 장점을 갖고 있다. 바로 이 점이 기존의 타이밍 다이어그램과 관련된 다른 연구들이 제공하지 못하는 차별되는 독창성이라고 할 수 있으며, 현재 널리 사용되고 있는 방법론을 개선, 보완했다는 점이 기존의 명세 방법론에 대한 연구들과 차별되는 독창성이라고 할 수 있다.
학위논문(박사)--아주대학교 일반대학원 :전자공학과과,2011. 2
Keywords: 통합 모델링 방법론; Stateflow; 정형 방법; 사양서