김영길 이현석 2009-07 10249 https://aurora.ajou.ac.kr/handle/2018.oak/7774 학위논문(석사)--아주대학교 산업대학원 :정보전자공학과,2009. 7 목 차 ABSTRACT(ABSTRACT) Ⅰ. 서 론 1 Ⅱ. 이론적 고찰 3 A. CIS시스템 3 1. CIS임베디드시스템이란 3 2. 특징 및 요구사항 3 3. 임베디드 시스템 구성 3 4. 국내외 현황 6 B. CIS테스터 시스템 9 C. 병렬 컴퓨터 13 1. 병렬 컴퓨터의 정의 13 2. 병렬 컴퓨터의 분류 14 Ⅲ. CIS 테스터 시스템에서 임베디드시스템 24 A. 임베디드시스템을 사용하는 이유 24 B. 임베디드시스템을 활용한 테스터 장비 구성 25 1. 반도체 테스터 장비에서 시스템 구성 방안 25 2. CPU시스템간 연결 28 2. 임베디드 시스템의 Hardware 설계 29 4. 임베디드 시스템의 Software 설계 36 Ⅳ. 테스트결과 및 분석 40 A. Embedded System을 사용한 테스트 시간 분석 40 1. 실험 배경 및 tester 구성 40 2. 실험 결과와 해석 40 표 목차(List of tables) 표 1. 임베디드 SW 기술분류 6 표 2. CIS IMAGE 시스템별 비교 21 표 3. CPU시스템간 비교 31 표 4. CIS Teste configuration 구성 43 차트 목차(list of chart) 차트 1. Test Time per site improvement 41 차트 2. Test time 예측 41 사진 목차(List of picture) 사진 1.CCD device 와 CMOS image sensor 9 사진 2.IP750EX system 과　TSK　12"　Probe System 10 그림 목차(List of figures) 그림1. CMOS Image Sensor Input/Output Block Diagram 11 그림2. Image test type 12 그림3. CIS tester system block Diagram 13 그림4. SISD 구조 14 그림5. SIMD 구조 15 그림6. MISD 구조 15 그림7. MIMD 구조 16 그림8. SMP 구조예 17 그림9. NUMA 시스템 구조 19 그림10. 반도체 테스터의 CPU시스템 구성안 26 그림11. 반도체 테스터 CPU시스템 구성의 FlowChart 29 그림12. Embedded 통신버스와 제어버스의 구성 30 그림13. Embedded 시스템과 컨트롤 유닛연결상태1 30 그림14. Embedded 시스템과 컨트롤 유닛연결상태2 31 그림15. 명령수행 사이클 33 그림16. Embedded System CPU Block Diagram 36 그림17. System Software Layer 구성 37 그림18. Data 및 Message전송시 Control Library 역할 38 그림19. Embedded System과 Workstation SW Flow 39 kor The Graduate School, Ajou University 아주대학교 논문은 저작권에 의해 보호받습니다. CIS IMAGE 테스터에서 임베디드 시스템의 사용 방안에 관한 연구 Thesis Teradyne Korea 산업대학원 정보전자공학과 2009. 8 Master http://dcoll.ajou.ac.kr:9080/dcollection/jsp/common/DcLoOrgPer.jsp?sItemId=000000010249 CIS IMAGE 테스터 임베디드 시스템