김상배 김지민 2018-08 28034 https://aurora.ajou.ac.kr/handle/2018.oak/14100 학위논문(석사)--아주대학교 일반대학원 :전자공학과,2018. 8 현재 실리콘 반도체 기술은 EUV를 앞세운 미세공정기술의 발전과 FinFET, UTB-SOI와 같은 혁신적인 디바이스 구조의 등장으로 10nm를 넘어 7nm 공정의 양산까지 바라보고 있다. 하지만 공정이 복잡해질수록 증가하는 공정개발비용 및 생산원가로 인한 경제적인 문제와 실리콘의 두께가 얇아지면서 갖는 고유한 한계로 인해 실리콘을 대체할 채널물질에 대한 연구가 활발하게 이루어지고 있다. 특히 TMD 물질 중 하나인 MoS2는 이차원 층상구조로 원자 두께(0.65nm)의 초박막을 쉽게 얻을 수 있고, 실리콘 이상의 높은 이동도, 논리소자로 사용하기에 적절한 밴드갭 특성 등의 수많은 장점을 가지고 있어 차세대 물질 연구의 중심에 있다. 하지만 MoS2가 실제 양산에 적용되지 못하는 가장 큰 이유 중 하나는 아직까지 대 면적 성장 기술이 미흡하다는 점이다. 본 연구에서는 이를 해결하기 위한 방안으로 널리 알려진 박리법이나 화학 기상 증착법(CVD)이 아닌 스퍼터링법을 사용하였다. RF power, 공정 압력, 기판 온도에 따라 스퍼터링한 MoS2 박막의 라만 스펙트럼을 분석하여 이를 바탕으로 최적화 된 스퍼터링 조건을 도출한 결과, RF power 80W, 공정 압력 20mT, 기판 온도 400˚C 조건으로 스퍼터링 하는 것이 10Å/min 수준의 적절한 증착률을 가지면서 라만 peak의 반치폭, 세기 면에서 가장 우수하였다. 위의 조건을 이용하여 다섯 층 두께(~32.5Å)의 MoS2를 스퍼터링 하였을 때, 두께 균일도가 93.7%이며, 웨이퍼 위치에 따른 라만 스펙트럼의 E2g, A1g peak의 위치, 반치폭, 세기 등이 거의 동일하여 층 단위의 증착 컨트롤 및 대 면적 성장이 가능함을 입증하였다. 또한 스퍼터링 과정에서 발생하는 황의 결함을 보상하고 결정 구조의 불안정성을 완화시키기 위해 고온의 furnace에서 황 분말을 녹여 sulfurization 하는 방법을 제시하였다. 이전의 연구에서 sulfurization 온도가 MoS2의 결정성을 상승시키는 가장 중요한 요인임을 보였고, 본 연구에서는 이를 바탕으로 고온의 furnace를 사용하여 장비의 한계로 진행하지 못했던 600˚C, 800˚C, 1000˚C까지 온도를 올려 30분간 sulfurization 하고 각각의 라만 스펙트럼을 분석하였다. 그 결과, sulfurization 온도를 높일수록 라만 스펙트럼에서 황의 결함 또는 몰리브덴 산화물의 존재로 인한 결정 구조의 변형에 따른 E2g peak의 redshift 현상이 완화되었으며, peak의 반치폭이 줄어들고 세기가 증가하였다. 특히 1000˚C에서 sulfurization한 MoS2의 경우, 379cm-1까지 redshift 되었던 E2g peak의 위치가 382cm-1까지 이동하였을 뿐 아니라 25.0/17.7cm-1이던 E2g/A1g peak의 반치폭이 8.33/8.33cm-1으로 감소하고 세기는 약 10배 이상 증가하여 박리된 단결정 MoS2의 라만 peak와 비슷한 수준을 보였으며, XPS 측정 결과 20.4%였던 산소 농도가 8.5%로 감소하고 1.68의 stoichiometry가 2.06까지 상승하였다. 이러한 결과를 바탕으로 약 다섯 층 두께의 MoS2를 스퍼터링하고, 1000˚C의 furnace에서 30분간 sulfurization 한 뒤, 이를 채널로 하여 ~102의 점멸 비, 0.4V/decade의 Subthreshold Swing, 0.023cm2/V-s의 이동도를 갖는 Bottom gate 구조의 MoS2 FET를 제작하는데 성공하였다. 이 연구에서 사용한 스퍼터링 방식은 대 면적의 MoS2 박막을 현재 반도체 산업에서 사용하는 스퍼터를 그대로 이용하여 쉽게 증착할 수 있고, 기존에 스퍼터링 방식의 단점으로 여겨졌던 낮은 박막 품질을 고온의 sulfurization 공정을 추가하여 단결정 MoS2 수준으로 끌어올렸다는 점에서 큰 의미를 가지며, 추후 top-gate 공정 및 소스-드레인의 edge contact 방식을 도입하여 게이트 누설전류 및 소스-드레인 저항을 줄인다면 MoS2 FET의 특성을 크게 상승시킬 수 있을 것이라 기대한다. 제 1장 서론 제 1.1절 2차원 물질의 등장배경 ………………………………………………… 1 제 1.2절 MoS2의 특성과 합성 …………………………………………………… 6 제 1.3절 각 장의 구성 ……………………………………………………………… 9 제 2장 MoS2 박막 형성 제 2.1절 스퍼터링을 이용한 박막 증착 ………………………………………… 10 제 2.2절 Sulfurization 공정을 통한 막질 개선……………………………… 19 제 3장 MoS2 FET 제작 및 특성 분석 제 3.1절 MoS2 FET 제작 과정 …………………………………………………… 28 제 3.2절 MoS2 FET I-V 특성 분석 …………………………………………… 31 제 4장 결론 ……………………………………………………………………………… 40 참고문헌 ……………………………………………………………………………………… 42 kor The Graduate School, Ajou University 아주대학교 논문은 저작권에 의해 보호받습니다. 스퍼터링한 MoS2 박막의 황화공정 최적화를 통한 FET 제작 및 분석 Kim Ji Min Thesis 아주대학교 일반대학원 Kim Ji Min 일반대학원 전자공학과 2018. 8 Master I804:41038-000000028034 http://dcoll.ajou.ac.kr:9080/dcollection/common/orgView/000000028034 MoS2 Sulfurization Sputtering