격리영역의 농도를 낮춘 고전압 집적회로용 인터커넥션의 설계 및 제작 - 김성룡 (The Graduate School, Ajou University, 2006)
본 논문에서는 기존의 고전압 인터커넥션의 문제점인 항복전압의 열화와 누설전류의 발생을 억제할 수 있는 새로운 고전압 인터커넥션 방법을 제안하여 시뮬레이션 및 실험을 통해 타당성을 검증하였다. 제안한 구조는 self-shielding 구조를 사용해 고전압 인터커넥션과 정션 터미네이션의 교차를 제거하여 항복전압의 열화를 막았으며, 낮은 농도를 갖는 p-isolation 영역을 LDMOS의 드레인과 고전압 컨트롤 영역사이에 삽입하여 누설전류의 발생을 억제할 수 있었다. 제안한 구조는 통상적인 1.2 ㎛의 BCDMOS 공정을 이용해 구현하였으며, 함께 제작한 액티브 소자의 특성도 검증하였다. 그리고, 제안한 구조를 적용한 고전압 스위치 구동 IC (high side gate drive IC)를 제작하여, switching 특성 및 dV/dt 특성을 확인하였다. N-epi의 두께가 7.0 ㎛ 이고 비저항이 2.0 Ω·㎝ 인 경우, p-isolation의 폭과 dose가 각각 4.0 ㎛와 8.01012 ㎝-2 일 때, p-isolation 영역은 완전히 공핍됨으로써 고전압 인터커넥션에 인가된 전위의 영향을 받지 않아 LDMOS와 동일한 항복전압을 얻을 수 있었다. 시뮬레이션 및 실험을 통해 600 V급 LDMOS가 고전압 인터커넥션과 연결되어 level shifter로 사용되는 LDI (LDMOS with high voltage Interconnection)의 항복전압에 대한 설계 및 공정변수를 최적화 하였다. P-top – n-epi – p-substrate의 조화에 의한 double RESURF 구조를 적용해 LDMOS를 구현하였다. 실험결과, 항복전압에 가장 큰 영향을 미친 설계 변수는, p-isolation과 n+BL간의 거리, n+BL 곡률반경, p-isolation 과 p-top의 거리였으며, 이들 값이 각각 6.0 ㎛, 100 ㎛, 15 ㎛일 때 720 V의 항복전압을 얻을 수 있었다. 제안한 구조로 고전압 스위치 구동회로를 제작하여 특성을 확인 한 결과, 고전압 컨트롤의 전 영역에 위치하고 있는 고농도의 n+ 매몰층이 급격한 전위의 변화에 의해 생성된 변위전류가 흐를 때 발생하는 전압강하를 최소화 할 수 있음을 확인하였다. 따라서 에피층에 구현된 능동 소자들과 p-substrate간의 기생동작을 억제시킬 수 있어서 양호한 switching 특성과 65 ㎸/㎲의 가혹한 dV/dt 펄스에서도 오동작없이 우수한 동작특성을 보였다.
학위논문(박사)--아주대학교 일반대학원 :분자과학기술학과,2006. 8
Keywords: 전력반도체; HVIC; High Side Gate Drive; Interconnection; LDMOS